Projektdaten
Neuromorphic Memristive VLSI Architectures for Cognition (NMVAC)
Fakultät/Einrichtung
Zentrum für Mikro- und Nanotechnologien
Drittmittelgeber
Deutsche Forschungsgemeinschaft
Bewilligungssumme, Auftragssumme
275.000,00 €
Abstract:
Die Umsetzung von biologisch inspirierten ”spiking neural networks” (SNN) wird durch die von Neumann-Computerarchitekturen charakteristische exponentiell zunehmende Diskrepanz zwischen Prozessorgeschwindigkeit und Speicherbandbreite stark beeinträchtigt. Für die Nachbildung von Verarbeitungselementen neuronaler Netzwerke (Neuronen und Synapsen) wird daher eine hohe Speicherausnutzung während des Zugri?s und der Aktualisierung ihrer Zustandsgrößen benötigt. Dieser sogenannte ”von Neumann Flaschenhals” limitiert die Nachbildung von großen Netzwerken in Echtzeit und erschwert ihre modulare Erweiterbarkeit. Im Gegensatz dazu können hochparallele und energiee?ziente neuromorphe analoge (VLSI) Systeme, durch die Kolokalisation von Speicher und Berechnung ohne Beeinträchtigung der Simulationszeit erweitert werden. Das Ziel dieses Projektvorhabens ist die Entwicklung von vollintegrierten CMOS/Memristivsystemen, die für die Nachbildung von lernenden neuronalen Netzen optimiert sind. Für die Implementierung biologisch-inspirierter Lernalgorithmen soll das stochastische Schaltverhalten von binären RRAM-Bauelementen verwendet werden. Die Bauelemente werden in modernste analoge CMOS Schaltungen, die unterhalb der Schwellspannung operieren, integriert. Diese Kombination soll zur Scha?ung von Lernsystemen mit beispiellos niedrigem Stromverbrauch führen, die zudem in Echtzeit arbeiten und das Online-Lernen erlauben. Hierfür sollen innerhalb des Projektes zunächst die memristiven Bauelemente eingehend charakterisiert werden. Als memristive Bauelemente werden HfOx basierte CMOS-integrierte RRAM Zellen verwendet, die über eine binäre Schaltcharakteristik verfügen. Ziel ist es ein mathematisches Modell des stochastischen Schaltverhaltens zu entwickeln, welches für die Realisierung präziser SPICE-Simulationen von hybriden CMOS/Memristorschaltungen sowie für die Simulation von realistischen SNNs verwendet werden kann und das Hardware-Schaltungsdesign unterstützen.